mbed official / mbed-dev

mbed library sources. Supersedes mbed-src.

Dependents:   Nucleo_Hello_Encoder BLE_iBeaconScan AM1805_DEMO DISCO-F429ZI_ExportTemplate1 ... more

targets/hal/TARGET_NXP/TARGET_LPC11U6X/gpio_irq_api.c@148:21d94c44109e, 2016-09-30 (annotated)

Committer:
<>
Date:
Fri Sep 30 18:07:01 2016 +0100
Revision:
148:21d94c44109e
Parent:
144:ef7eb2e8f9f7 
This updates the lib to the mbed lib v127

Who changed what in which revision?

UserRevisionLine numberNew contents of line
<> 144:ef7eb2e8f9f7 1 /* mbed Microcontroller Library
<> 144:ef7eb2e8f9f7 2 * Copyright (c) 2006-2013 ARM Limited
<> 144:ef7eb2e8f9f7 3 *
<> 144:ef7eb2e8f9f7 4 * Licensed under the Apache License, Version 2.0 (the "License");
<> 144:ef7eb2e8f9f7 5 * you may not use this file except in compliance with the License.
<> 144:ef7eb2e8f9f7 6 * You may obtain a copy of the License at
<> 144:ef7eb2e8f9f7 7 *
<> 144:ef7eb2e8f9f7 8 * http://www.apache.org/licenses/LICENSE-2.0
<> 144:ef7eb2e8f9f7 9 *
<> 144:ef7eb2e8f9f7 10 * Unless required by applicable law or agreed to in writing, software
<> 144:ef7eb2e8f9f7 11 * distributed under the License is distributed on an "AS IS" BASIS,
<> 144:ef7eb2e8f9f7 12 * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
<> 144:ef7eb2e8f9f7 13 * See the License for the specific language governing permissions and
<> 144:ef7eb2e8f9f7 14 * limitations under the License.
<> 144:ef7eb2e8f9f7 15 */
<> 144:ef7eb2e8f9f7 16 #include <stddef.h>
<> 144:ef7eb2e8f9f7 17
<> 144:ef7eb2e8f9f7 18 #include "cmsis.h"
<> 144:ef7eb2e8f9f7 19 #include "gpio_irq_api.h"
<> 144:ef7eb2e8f9f7 20 #include "mbed_error.h"
<> 144:ef7eb2e8f9f7 21
<> 144:ef7eb2e8f9f7 22 #if DEVICE_INTERRUPTIN
<> 144:ef7eb2e8f9f7 23
<> 144:ef7eb2e8f9f7 24 #define CHANNEL_NUM 8
<> 144:ef7eb2e8f9f7 25 #define LPC_GPIO_X LPC_PINT
<> 144:ef7eb2e8f9f7 26 #define PININT_IRQ PIN_INT0_IRQn
<> 144:ef7eb2e8f9f7 27
<> 144:ef7eb2e8f9f7 28 static uint32_t channel_ids[CHANNEL_NUM] = {0};
<> 144:ef7eb2e8f9f7 29 static gpio_irq_handler irq_handler;
<> 144:ef7eb2e8f9f7 30
<> 144:ef7eb2e8f9f7 31 static inline void handle_interrupt_in(uint32_t channel) {
<> 144:ef7eb2e8f9f7 32 uint32_t ch_bit = (1 << channel);
<> 144:ef7eb2e8f9f7 33 // Return immediately if:
<> 144:ef7eb2e8f9f7 34 // * The interrupt was already served
<> 144:ef7eb2e8f9f7 35 // * There is no user handler
<> 144:ef7eb2e8f9f7 36 // * It is a level interrupt, not an edge interrupt
<> 144:ef7eb2e8f9f7 37 if ( ((LPC_GPIO_X->IST & ch_bit) == 0) ||
<> 144:ef7eb2e8f9f7 38 (channel_ids[channel] == 0 ) ||
<> 144:ef7eb2e8f9f7 39 (LPC_GPIO_X->ISEL & ch_bit ) ) return;
<> 144:ef7eb2e8f9f7 40
<> 144:ef7eb2e8f9f7 41 if ((LPC_GPIO_X->IENR & ch_bit) && (LPC_GPIO_X->RISE & ch_bit)) {
<> 144:ef7eb2e8f9f7 42 irq_handler(channel_ids[channel], IRQ_RISE);
<> 144:ef7eb2e8f9f7 43 LPC_GPIO_X->RISE = ch_bit;
<> 144:ef7eb2e8f9f7 44 }
<> 144:ef7eb2e8f9f7 45 if ((LPC_GPIO_X->IENF & ch_bit) && (LPC_GPIO_X->FALL & ch_bit)) {
<> 144:ef7eb2e8f9f7 46 irq_handler(channel_ids[channel], IRQ_FALL);
<> 144:ef7eb2e8f9f7 47 LPC_GPIO_X->FALL = ch_bit;
<> 144:ef7eb2e8f9f7 48 }
<> 144:ef7eb2e8f9f7 49 LPC_GPIO_X->IST = ch_bit;
<> 144:ef7eb2e8f9f7 50 }
<> 144:ef7eb2e8f9f7 51
<> 144:ef7eb2e8f9f7 52 void gpio_irq0(void) {handle_interrupt_in(0);}
<> 144:ef7eb2e8f9f7 53 void gpio_irq1(void) {handle_interrupt_in(1);}
<> 144:ef7eb2e8f9f7 54 void gpio_irq2(void) {handle_interrupt_in(2);}
<> 144:ef7eb2e8f9f7 55 void gpio_irq3(void) {handle_interrupt_in(3);}
<> 144:ef7eb2e8f9f7 56 void gpio_irq4(void) {handle_interrupt_in(4);}
<> 144:ef7eb2e8f9f7 57 void gpio_irq5(void) {handle_interrupt_in(5);}
<> 144:ef7eb2e8f9f7 58 void gpio_irq6(void) {handle_interrupt_in(6);}
<> 144:ef7eb2e8f9f7 59 void gpio_irq7(void) {handle_interrupt_in(7);}
<> 144:ef7eb2e8f9f7 60
<> 144:ef7eb2e8f9f7 61 int gpio_irq_init(gpio_irq_t *obj, PinName pin, gpio_irq_handler handler, uint32_t id) {
<> 148:21d94c44109e 62 // PINT only supprt PIO0_*, PIO1_* and from PIO2_0 to PIO2_7 interrupt
<> 144:ef7eb2e8f9f7 63 if (pin >= P2_8) return -1;
<> 144:ef7eb2e8f9f7 64
<> 144:ef7eb2e8f9f7 65 irq_handler = handler;
<> 144:ef7eb2e8f9f7 66
<> 144:ef7eb2e8f9f7 67 int found_free_channel = 0;
<> 144:ef7eb2e8f9f7 68 int i = 0;
<> 144:ef7eb2e8f9f7 69 for (i=0; i<CHANNEL_NUM; i++) {
<> 144:ef7eb2e8f9f7 70 if (channel_ids[i] == 0) {
<> 144:ef7eb2e8f9f7 71 channel_ids[i] = id;
<> 144:ef7eb2e8f9f7 72 obj->ch = i;
<> 144:ef7eb2e8f9f7 73 found_free_channel = 1;
<> 144:ef7eb2e8f9f7 74 break;
<> 144:ef7eb2e8f9f7 75 }
<> 144:ef7eb2e8f9f7 76 }
<> 144:ef7eb2e8f9f7 77 if (!found_free_channel) return -1;
<> 144:ef7eb2e8f9f7 78
<> 144:ef7eb2e8f9f7 79 /* Enable AHB clock to the PIN, GPIO and IOCON domain. */
<> 144:ef7eb2e8f9f7 80 LPC_SYSCON->SYSAHBCLKCTRL |= ((1 << 19) | (1 << 16) | (1 << 7));
<> 144:ef7eb2e8f9f7 81
<> 148:21d94c44109e 82 /* Gets offset value for each port */
<> 148:21d94c44109e 83 uint32_t offset;
<> 148:21d94c44109e 84 switch ((pin >> PORT_SHIFT) & 0x3) {
<> 148:21d94c44109e 85 case 0: offset = 0; // PIO0[23:0]
<> 148:21d94c44109e 86 break;
<> 148:21d94c44109e 87 case 1: offset = 24; // PIO1[31:0]
<> 148:21d94c44109e 88 break;
<> 148:21d94c44109e 89 case 2: offset = 56; // PIO2[7:0]
<> 148:21d94c44109e 90 break;
<> 148:21d94c44109e 91 }
<> 148:21d94c44109e 92 /* Set the INTPIN number : offset + pin_number */
<> 148:21d94c44109e 93 LPC_SYSCON->PINTSEL[obj->ch] = (offset + ((pin >> PIN_SHIFT) & 0x1F));
<> 144:ef7eb2e8f9f7 94
<> 144:ef7eb2e8f9f7 95 // Interrupt Wake-Up Enable
<> 144:ef7eb2e8f9f7 96 LPC_SYSCON->STARTERP0 |= (1 << obj->ch);
<> 144:ef7eb2e8f9f7 97
<> 144:ef7eb2e8f9f7 98 LPC_GPIO_PORT->DIR[(pin >> PORT_SHIFT) & 0x3] &= ~(1 << ((pin >> PIN_SHIFT) & 0x1F));
<> 144:ef7eb2e8f9f7 99
<> 144:ef7eb2e8f9f7 100 void (*channels_irq)(void) = NULL;
<> 144:ef7eb2e8f9f7 101 switch (obj->ch) {
<> 148:21d94c44109e 102 case 0: channels_irq = &gpio_irq0;
<> 148:21d94c44109e 103 break;
<> 148:21d94c44109e 104 case 1: channels_irq = &gpio_irq1;
<> 148:21d94c44109e 105 break;
<> 148:21d94c44109e 106 case 2: channels_irq = &gpio_irq2;
<> 148:21d94c44109e 107 break;
<> 148:21d94c44109e 108 case 3: channels_irq = &gpio_irq3;
<> 148:21d94c44109e 109 break;
<> 148:21d94c44109e 110 case 4: channels_irq = &gpio_irq4;
<> 148:21d94c44109e 111 break;
<> 148:21d94c44109e 112 case 5: channels_irq = &gpio_irq5;
<> 148:21d94c44109e 113 break;
<> 148:21d94c44109e 114 case 6: channels_irq = &gpio_irq6;
<> 148:21d94c44109e 115 break;
<> 148:21d94c44109e 116 case 7: channels_irq = &gpio_irq7;
<> 148:21d94c44109e 117 break;
<> 144:ef7eb2e8f9f7 118 }
<> 144:ef7eb2e8f9f7 119 NVIC_SetVector((IRQn_Type)(PININT_IRQ + obj->ch), (uint32_t)channels_irq);
<> 144:ef7eb2e8f9f7 120 NVIC_EnableIRQ((IRQn_Type)(PININT_IRQ + obj->ch));
<> 144:ef7eb2e8f9f7 121
<> 144:ef7eb2e8f9f7 122 return 0;
<> 144:ef7eb2e8f9f7 123 }
<> 144:ef7eb2e8f9f7 124
<> 144:ef7eb2e8f9f7 125 void gpio_irq_free(gpio_irq_t *obj) {
<> 144:ef7eb2e8f9f7 126 channel_ids[obj->ch] = 0;
<> 144:ef7eb2e8f9f7 127 LPC_SYSCON->STARTERP0 &= ~(1 << obj->ch);
<> 144:ef7eb2e8f9f7 128 }
<> 144:ef7eb2e8f9f7 129
<> 144:ef7eb2e8f9f7 130 void gpio_irq_set(gpio_irq_t *obj, gpio_irq_event event, uint32_t enable) {
<> 144:ef7eb2e8f9f7 131 unsigned int ch_bit = (1 << obj->ch);
<> 144:ef7eb2e8f9f7 132
<> 144:ef7eb2e8f9f7 133 // Clear interrupt
<> 144:ef7eb2e8f9f7 134 if (!(LPC_GPIO_X->ISEL & ch_bit))
<> 144:ef7eb2e8f9f7 135 LPC_GPIO_X->IST = ch_bit;
<> 144:ef7eb2e8f9f7 136
<> 144:ef7eb2e8f9f7 137 // Edge trigger
<> 144:ef7eb2e8f9f7 138 LPC_GPIO_X->ISEL &= ~ch_bit;
<> 144:ef7eb2e8f9f7 139 if (event == IRQ_RISE) {
<> 144:ef7eb2e8f9f7 140 if (enable) {
<> 144:ef7eb2e8f9f7 141 LPC_GPIO_X->IENR |= ch_bit;
<> 144:ef7eb2e8f9f7 142 } else {
<> 144:ef7eb2e8f9f7 143 LPC_GPIO_X->IENR &= ~ch_bit;
<> 144:ef7eb2e8f9f7 144 }
<> 144:ef7eb2e8f9f7 145 } else {
<> 144:ef7eb2e8f9f7 146 if (enable) {
<> 144:ef7eb2e8f9f7 147 LPC_GPIO_X->IENF |= ch_bit;
<> 144:ef7eb2e8f9f7 148 } else {
<> 144:ef7eb2e8f9f7 149 LPC_GPIO_X->IENF &= ~ch_bit;
<> 144:ef7eb2e8f9f7 150 }
<> 144:ef7eb2e8f9f7 151 }
<> 144:ef7eb2e8f9f7 152 }
<> 144:ef7eb2e8f9f7 153
<> 144:ef7eb2e8f9f7 154 void gpio_irq_enable(gpio_irq_t *obj) {
<> 144:ef7eb2e8f9f7 155 NVIC_EnableIRQ((IRQn_Type)(PININT_IRQ + obj->ch));
<> 144:ef7eb2e8f9f7 156 }
<> 144:ef7eb2e8f9f7 157
<> 144:ef7eb2e8f9f7 158 void gpio_irq_disable(gpio_irq_t *obj) {
<> 144:ef7eb2e8f9f7 159 NVIC_DisableIRQ((IRQn_Type)(PININT_IRQ + obj->ch));
<> 144:ef7eb2e8f9f7 160 }
<> 144:ef7eb2e8f9f7 161
<> 144:ef7eb2e8f9f7 162 #endif