Erik - / Mbed 2 deprecated USBFileSystem_RAMDISK_HelloWorld

RAMDisk example for the USBFileSystem

Dependencies:   mbed USBFileSystem

Fork of USBFileSystem_RAMDISK_HelloWorld by Erik -

USBDevice/USBDevice/USBHAL_LPC11U.cpp@1:e1b0157ce547, 2013-07-30 (annotated)

Committer:
Sissors
Date:
Tue Jul 30 18:27:18 2013 +0000
Revision:
1:e1b0157ce547
Memory leaks -_-

Who changed what in which revision?

UserRevisionLine numberNew contents of line
Sissors 1:e1b0157ce547 1 /* Copyright (c) 2010-2011 mbed.org, MIT License
Sissors 1:e1b0157ce547 2 *
Sissors 1:e1b0157ce547 3 * Permission is hereby granted, free of charge, to any person obtaining a copy of this software
Sissors 1:e1b0157ce547 4 * and associated documentation files (the "Software"), to deal in the Software without
Sissors 1:e1b0157ce547 5 * restriction, including without limitation the rights to use, copy, modify, merge, publish,
Sissors 1:e1b0157ce547 6 * distribute, sublicense, and/or sell copies of the Software, and to permit persons to whom the
Sissors 1:e1b0157ce547 7 * Software is furnished to do so, subject to the following conditions:
Sissors 1:e1b0157ce547 8 *
Sissors 1:e1b0157ce547 9 * The above copyright notice and this permission notice shall be included in all copies or
Sissors 1:e1b0157ce547 10 * substantial portions of the Software.
Sissors 1:e1b0157ce547 11 *
Sissors 1:e1b0157ce547 12 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR IMPLIED, INCLUDING
Sissors 1:e1b0157ce547 13 * BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
Sissors 1:e1b0157ce547 14 * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM,
Sissors 1:e1b0157ce547 15 * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
Sissors 1:e1b0157ce547 16 * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
Sissors 1:e1b0157ce547 17 */
Sissors 1:e1b0157ce547 18
Sissors 1:e1b0157ce547 19 #ifdef TARGET_LPC11U24
Sissors 1:e1b0157ce547 20
Sissors 1:e1b0157ce547 21 #include "USBHAL.h"
Sissors 1:e1b0157ce547 22
Sissors 1:e1b0157ce547 23 USBHAL * USBHAL::instance;
Sissors 1:e1b0157ce547 24
Sissors 1:e1b0157ce547 25 // Valid physical endpoint numbers are 0 to (NUMBER_OF_PHYSICAL_ENDPOINTS-1)
Sissors 1:e1b0157ce547 26 #define LAST_PHYSICAL_ENDPOINT (NUMBER_OF_PHYSICAL_ENDPOINTS-1)
Sissors 1:e1b0157ce547 27
Sissors 1:e1b0157ce547 28 // Convert physical endpoint number to register bit
Sissors 1:e1b0157ce547 29 #define EP(endpoint) (1UL<<endpoint)
Sissors 1:e1b0157ce547 30
Sissors 1:e1b0157ce547 31 // Convert physical to logical
Sissors 1:e1b0157ce547 32 #define PHY_TO_LOG(endpoint) ((endpoint)>>1)
Sissors 1:e1b0157ce547 33
Sissors 1:e1b0157ce547 34 // Get endpoint direction
Sissors 1:e1b0157ce547 35 #define IN_EP(endpoint) ((endpoint) & 1U ? true : false)
Sissors 1:e1b0157ce547 36 #define OUT_EP(endpoint) ((endpoint) & 1U ? false : true)
Sissors 1:e1b0157ce547 37
Sissors 1:e1b0157ce547 38 // USB RAM
Sissors 1:e1b0157ce547 39 #define USB_RAM_START (0x20004000)
Sissors 1:e1b0157ce547 40 #define USB_RAM_SIZE (0x00000800)
Sissors 1:e1b0157ce547 41
Sissors 1:e1b0157ce547 42 // SYSAHBCLKCTRL
Sissors 1:e1b0157ce547 43 #define CLK_USB (1UL<<14)
Sissors 1:e1b0157ce547 44 #define CLK_USBRAM (1UL<<27)
Sissors 1:e1b0157ce547 45
Sissors 1:e1b0157ce547 46 // USB Information register
Sissors 1:e1b0157ce547 47 #define FRAME_NR(a) ((a) & 0x7ff) // Frame number
Sissors 1:e1b0157ce547 48
Sissors 1:e1b0157ce547 49 // USB Device Command/Status register
Sissors 1:e1b0157ce547 50 #define DEV_ADDR_MASK (0x7f) // Device address
Sissors 1:e1b0157ce547 51 #define DEV_ADDR(a) ((a) & DEV_ADDR_MASK)
Sissors 1:e1b0157ce547 52 #define DEV_EN (1UL<<7) // Device enable
Sissors 1:e1b0157ce547 53 #define SETUP (1UL<<8) // SETUP token received
Sissors 1:e1b0157ce547 54 #define PLL_ON (1UL<<9) // PLL enabled in suspend
Sissors 1:e1b0157ce547 55 #define DCON (1UL<<16) // Device status - connect
Sissors 1:e1b0157ce547 56 #define DSUS (1UL<<17) // Device status - suspend
Sissors 1:e1b0157ce547 57 #define DCON_C (1UL<<24) // Connect change
Sissors 1:e1b0157ce547 58 #define DSUS_C (1UL<<25) // Suspend change
Sissors 1:e1b0157ce547 59 #define DRES_C (1UL<<26) // Reset change
Sissors 1:e1b0157ce547 60 #define VBUSDEBOUNCED (1UL<<28) // Vbus detected
Sissors 1:e1b0157ce547 61
Sissors 1:e1b0157ce547 62 // Endpoint Command/Status list
Sissors 1:e1b0157ce547 63 #define CMDSTS_A (1UL<<31) // Active
Sissors 1:e1b0157ce547 64 #define CMDSTS_D (1UL<<30) // Disable
Sissors 1:e1b0157ce547 65 #define CMDSTS_S (1UL<<29) // Stall
Sissors 1:e1b0157ce547 66 #define CMDSTS_TR (1UL<<28) // Toggle Reset
Sissors 1:e1b0157ce547 67 #define CMDSTS_RF (1UL<<27) // Rate Feedback mode
Sissors 1:e1b0157ce547 68 #define CMDSTS_TV (1UL<<27) // Toggle Value
Sissors 1:e1b0157ce547 69 #define CMDSTS_T (1UL<<26) // Endpoint Type
Sissors 1:e1b0157ce547 70 #define CMDSTS_NBYTES(n) (((n)&0x3ff)<<16) // Number of bytes
Sissors 1:e1b0157ce547 71 #define CMDSTS_ADDRESS_OFFSET(a) (((a)>>6)&0xffff) // Buffer start address
Sissors 1:e1b0157ce547 72
Sissors 1:e1b0157ce547 73 #define BYTES_REMAINING(s) (((s)>>16)&0x3ff) // Bytes remaining after transfer
Sissors 1:e1b0157ce547 74
Sissors 1:e1b0157ce547 75 // USB Non-endpoint interrupt sources
Sissors 1:e1b0157ce547 76 #define FRAME_INT (1UL<<30)
Sissors 1:e1b0157ce547 77 #define DEV_INT (1UL<<31)
Sissors 1:e1b0157ce547 78
Sissors 1:e1b0157ce547 79 static volatile int epComplete = 0;
Sissors 1:e1b0157ce547 80
Sissors 1:e1b0157ce547 81 // One entry for a double-buffered logical endpoint in the endpoint
Sissors 1:e1b0157ce547 82 // command/status list. Endpoint 0 is single buffered, out[1] is used
Sissors 1:e1b0157ce547 83 // for the SETUP packet and in[1] is not used
Sissors 1:e1b0157ce547 84 typedef __packed struct {
Sissors 1:e1b0157ce547 85 uint32_t out[2];
Sissors 1:e1b0157ce547 86 uint32_t in[2];
Sissors 1:e1b0157ce547 87 } EP_COMMAND_STATUS;
Sissors 1:e1b0157ce547 88
Sissors 1:e1b0157ce547 89 typedef __packed struct {
Sissors 1:e1b0157ce547 90 uint8_t out[MAX_PACKET_SIZE_EP0];
Sissors 1:e1b0157ce547 91 uint8_t in[MAX_PACKET_SIZE_EP0];
Sissors 1:e1b0157ce547 92 uint8_t setup[SETUP_PACKET_SIZE];
Sissors 1:e1b0157ce547 93 } CONTROL_TRANSFER;
Sissors 1:e1b0157ce547 94
Sissors 1:e1b0157ce547 95 typedef __packed struct {
Sissors 1:e1b0157ce547 96 uint32_t maxPacket;
Sissors 1:e1b0157ce547 97 uint32_t buffer[2];
Sissors 1:e1b0157ce547 98 uint32_t options;
Sissors 1:e1b0157ce547 99 } EP_STATE;
Sissors 1:e1b0157ce547 100
Sissors 1:e1b0157ce547 101 static volatile EP_STATE endpointState[NUMBER_OF_PHYSICAL_ENDPOINTS];
Sissors 1:e1b0157ce547 102
Sissors 1:e1b0157ce547 103 // Pointer to the endpoint command/status list
Sissors 1:e1b0157ce547 104 static EP_COMMAND_STATUS *ep = NULL;
Sissors 1:e1b0157ce547 105
Sissors 1:e1b0157ce547 106 // Pointer to endpoint 0 data (IN/OUT and SETUP)
Sissors 1:e1b0157ce547 107 static CONTROL_TRANSFER *ct = NULL;
Sissors 1:e1b0157ce547 108
Sissors 1:e1b0157ce547 109 // Shadow DEVCMDSTAT register to avoid accidentally clearing flags or
Sissors 1:e1b0157ce547 110 // initiating a remote wakeup event.
Sissors 1:e1b0157ce547 111 static volatile uint32_t devCmdStat;
Sissors 1:e1b0157ce547 112
Sissors 1:e1b0157ce547 113 // Pointers used to allocate USB RAM
Sissors 1:e1b0157ce547 114 static uint32_t usbRamPtr = USB_RAM_START;
Sissors 1:e1b0157ce547 115 static uint32_t epRamPtr = 0; // Buffers for endpoints > 0 start here
Sissors 1:e1b0157ce547 116
Sissors 1:e1b0157ce547 117 #define ROUND_UP_TO_MULTIPLE(x, m) ((((x)+((m)-1))/(m))*(m))
Sissors 1:e1b0157ce547 118
Sissors 1:e1b0157ce547 119 void USBMemCopy(uint8_t *dst, uint8_t *src, uint32_t size);
Sissors 1:e1b0157ce547 120 void USBMemCopy(uint8_t *dst, uint8_t *src, uint32_t size) {
Sissors 1:e1b0157ce547 121 if (size > 0) {
Sissors 1:e1b0157ce547 122 do {
Sissors 1:e1b0157ce547 123 *dst++ = *src++;
Sissors 1:e1b0157ce547 124 } while (--size > 0);
Sissors 1:e1b0157ce547 125 }
Sissors 1:e1b0157ce547 126 }
Sissors 1:e1b0157ce547 127
Sissors 1:e1b0157ce547 128
Sissors 1:e1b0157ce547 129 USBHAL::USBHAL(void) {
Sissors 1:e1b0157ce547 130 NVIC_DisableIRQ(USB_IRQn);
Sissors 1:e1b0157ce547 131
Sissors 1:e1b0157ce547 132 // fill in callback array
Sissors 1:e1b0157ce547 133 epCallback[0] = &USBHAL::EP1_OUT_callback;
Sissors 1:e1b0157ce547 134 epCallback[1] = &USBHAL::EP1_IN_callback;
Sissors 1:e1b0157ce547 135 epCallback[2] = &USBHAL::EP2_OUT_callback;
Sissors 1:e1b0157ce547 136 epCallback[3] = &USBHAL::EP2_IN_callback;
Sissors 1:e1b0157ce547 137 epCallback[4] = &USBHAL::EP3_OUT_callback;
Sissors 1:e1b0157ce547 138 epCallback[5] = &USBHAL::EP3_IN_callback;
Sissors 1:e1b0157ce547 139 epCallback[6] = &USBHAL::EP4_OUT_callback;
Sissors 1:e1b0157ce547 140 epCallback[7] = &USBHAL::EP4_IN_callback;
Sissors 1:e1b0157ce547 141
Sissors 1:e1b0157ce547 142 // nUSB_CONNECT output
Sissors 1:e1b0157ce547 143 LPC_IOCON->PIO0_6 = 0x00000001;
Sissors 1:e1b0157ce547 144
Sissors 1:e1b0157ce547 145 // Enable clocks (USB registers, USB RAM)
Sissors 1:e1b0157ce547 146 LPC_SYSCON->SYSAHBCLKCTRL |= CLK_USB | CLK_USBRAM;
Sissors 1:e1b0157ce547 147
Sissors 1:e1b0157ce547 148 // Ensure device disconnected (DCON not set)
Sissors 1:e1b0157ce547 149 LPC_USB->DEVCMDSTAT = 0;
Sissors 1:e1b0157ce547 150
Sissors 1:e1b0157ce547 151 // to ensure that the USB host sees the device as
Sissors 1:e1b0157ce547 152 // disconnected if the target CPU is reset.
Sissors 1:e1b0157ce547 153 wait(0.3);
Sissors 1:e1b0157ce547 154
Sissors 1:e1b0157ce547 155 // Reserve space in USB RAM for endpoint command/status list
Sissors 1:e1b0157ce547 156 // Must be 256 byte aligned
Sissors 1:e1b0157ce547 157 usbRamPtr = ROUND_UP_TO_MULTIPLE(usbRamPtr, 256);
Sissors 1:e1b0157ce547 158 ep = (EP_COMMAND_STATUS *)usbRamPtr;
Sissors 1:e1b0157ce547 159 usbRamPtr += (sizeof(EP_COMMAND_STATUS) * NUMBER_OF_LOGICAL_ENDPOINTS);
Sissors 1:e1b0157ce547 160 LPC_USB->EPLISTSTART = (uint32_t)(ep) & 0xffffff00;
Sissors 1:e1b0157ce547 161
Sissors 1:e1b0157ce547 162 // Reserve space in USB RAM for Endpoint 0
Sissors 1:e1b0157ce547 163 // Must be 64 byte aligned
Sissors 1:e1b0157ce547 164 usbRamPtr = ROUND_UP_TO_MULTIPLE(usbRamPtr, 64);
Sissors 1:e1b0157ce547 165 ct = (CONTROL_TRANSFER *)usbRamPtr;
Sissors 1:e1b0157ce547 166 usbRamPtr += sizeof(CONTROL_TRANSFER);
Sissors 1:e1b0157ce547 167 LPC_USB->DATABUFSTART =(uint32_t)(ct) & 0xffc00000;
Sissors 1:e1b0157ce547 168
Sissors 1:e1b0157ce547 169 // Setup command/status list for EP0
Sissors 1:e1b0157ce547 170 ep[0].out[0] = 0;
Sissors 1:e1b0157ce547 171 ep[0].in[0] = 0;
Sissors 1:e1b0157ce547 172 ep[0].out[1] = CMDSTS_ADDRESS_OFFSET((uint32_t)ct->setup);
Sissors 1:e1b0157ce547 173
Sissors 1:e1b0157ce547 174 // Route all interrupts to IRQ, some can be routed to
Sissors 1:e1b0157ce547 175 // USB_FIQ if you wish.
Sissors 1:e1b0157ce547 176 LPC_USB->INTROUTING = 0;
Sissors 1:e1b0157ce547 177
Sissors 1:e1b0157ce547 178 // Set device address 0, enable USB device, no remote wakeup
Sissors 1:e1b0157ce547 179 devCmdStat = DEV_ADDR(0) | DEV_EN | DSUS;
Sissors 1:e1b0157ce547 180 LPC_USB->DEVCMDSTAT = devCmdStat;
Sissors 1:e1b0157ce547 181
Sissors 1:e1b0157ce547 182 // Enable interrupts for device events and EP0
Sissors 1:e1b0157ce547 183 LPC_USB->INTEN = DEV_INT | EP(EP0IN) | EP(EP0OUT) | FRAME_INT;
Sissors 1:e1b0157ce547 184 instance = this;
Sissors 1:e1b0157ce547 185
Sissors 1:e1b0157ce547 186 //attach IRQ handler and enable interrupts
Sissors 1:e1b0157ce547 187 NVIC_SetVector(USB_IRQn, (uint32_t)&_usbisr);
Sissors 1:e1b0157ce547 188 }
Sissors 1:e1b0157ce547 189
Sissors 1:e1b0157ce547 190 USBHAL::~USBHAL(void) {
Sissors 1:e1b0157ce547 191 // Ensure device disconnected (DCON not set)
Sissors 1:e1b0157ce547 192 LPC_USB->DEVCMDSTAT = 0;
Sissors 1:e1b0157ce547 193 // Disable USB interrupts
Sissors 1:e1b0157ce547 194 NVIC_DisableIRQ(USB_IRQn);
Sissors 1:e1b0157ce547 195 }
Sissors 1:e1b0157ce547 196
Sissors 1:e1b0157ce547 197 void USBHAL::connect(void) {
Sissors 1:e1b0157ce547 198 NVIC_EnableIRQ(USB_IRQn);
Sissors 1:e1b0157ce547 199 devCmdStat |= DCON;
Sissors 1:e1b0157ce547 200 LPC_USB->DEVCMDSTAT = devCmdStat;
Sissors 1:e1b0157ce547 201 }
Sissors 1:e1b0157ce547 202
Sissors 1:e1b0157ce547 203 void USBHAL::disconnect(void) {
Sissors 1:e1b0157ce547 204 NVIC_DisableIRQ(USB_IRQn);
Sissors 1:e1b0157ce547 205 devCmdStat &= ~DCON;
Sissors 1:e1b0157ce547 206 LPC_USB->DEVCMDSTAT = devCmdStat;
Sissors 1:e1b0157ce547 207 }
Sissors 1:e1b0157ce547 208
Sissors 1:e1b0157ce547 209 void USBHAL::configureDevice(void) {
Sissors 1:e1b0157ce547 210 // Not required
Sissors 1:e1b0157ce547 211 }
Sissors 1:e1b0157ce547 212
Sissors 1:e1b0157ce547 213 void USBHAL::unconfigureDevice(void) {
Sissors 1:e1b0157ce547 214 // Not required
Sissors 1:e1b0157ce547 215 }
Sissors 1:e1b0157ce547 216
Sissors 1:e1b0157ce547 217 void USBHAL::EP0setup(uint8_t *buffer) {
Sissors 1:e1b0157ce547 218 // Copy setup packet data
Sissors 1:e1b0157ce547 219 USBMemCopy(buffer, ct->setup, SETUP_PACKET_SIZE);
Sissors 1:e1b0157ce547 220 }
Sissors 1:e1b0157ce547 221
Sissors 1:e1b0157ce547 222 void USBHAL::EP0read(void) {
Sissors 1:e1b0157ce547 223 // Start an endpoint 0 read
Sissors 1:e1b0157ce547 224
Sissors 1:e1b0157ce547 225 // The USB ISR will call USBDevice_EP0out() when a packet has been read,
Sissors 1:e1b0157ce547 226 // the USBDevice layer then calls USBBusInterface_EP0getReadResult() to
Sissors 1:e1b0157ce547 227 // read the data.
Sissors 1:e1b0157ce547 228
Sissors 1:e1b0157ce547 229 ep[0].out[0] = CMDSTS_A |CMDSTS_NBYTES(MAX_PACKET_SIZE_EP0) \
Sissors 1:e1b0157ce547 230 | CMDSTS_ADDRESS_OFFSET((uint32_t)ct->out);
Sissors 1:e1b0157ce547 231 }
Sissors 1:e1b0157ce547 232
Sissors 1:e1b0157ce547 233 uint32_t USBHAL::EP0getReadResult(uint8_t *buffer) {
Sissors 1:e1b0157ce547 234 // Complete an endpoint 0 read
Sissors 1:e1b0157ce547 235 uint32_t bytesRead;
Sissors 1:e1b0157ce547 236
Sissors 1:e1b0157ce547 237 // Find how many bytes were read
Sissors 1:e1b0157ce547 238 bytesRead = MAX_PACKET_SIZE_EP0 - BYTES_REMAINING(ep[0].out[0]);
Sissors 1:e1b0157ce547 239
Sissors 1:e1b0157ce547 240 // Copy data
Sissors 1:e1b0157ce547 241 USBMemCopy(buffer, ct->out, bytesRead);
Sissors 1:e1b0157ce547 242 return bytesRead;
Sissors 1:e1b0157ce547 243 }
Sissors 1:e1b0157ce547 244
Sissors 1:e1b0157ce547 245
Sissors 1:e1b0157ce547 246 void USBHAL::EP0readStage(void) {
Sissors 1:e1b0157ce547 247 // Not required
Sissors 1:e1b0157ce547 248 }
Sissors 1:e1b0157ce547 249
Sissors 1:e1b0157ce547 250 void USBHAL::EP0write(uint8_t *buffer, uint32_t size) {
Sissors 1:e1b0157ce547 251 // Start and endpoint 0 write
Sissors 1:e1b0157ce547 252
Sissors 1:e1b0157ce547 253 // The USB ISR will call USBDevice_EP0in() when the data has
Sissors 1:e1b0157ce547 254 // been written, the USBDevice layer then calls
Sissors 1:e1b0157ce547 255 // USBBusInterface_EP0getWriteResult() to complete the transaction.
Sissors 1:e1b0157ce547 256
Sissors 1:e1b0157ce547 257 // Copy data
Sissors 1:e1b0157ce547 258 USBMemCopy(ct->in, buffer, size);
Sissors 1:e1b0157ce547 259
Sissors 1:e1b0157ce547 260 // Start transfer
Sissors 1:e1b0157ce547 261 ep[0].in[0] = CMDSTS_A | CMDSTS_NBYTES(size) \
Sissors 1:e1b0157ce547 262 | CMDSTS_ADDRESS_OFFSET((uint32_t)ct->in);
Sissors 1:e1b0157ce547 263 }
Sissors 1:e1b0157ce547 264
Sissors 1:e1b0157ce547 265
Sissors 1:e1b0157ce547 266 EP_STATUS USBHAL::endpointRead(uint8_t endpoint, uint32_t maximumSize) {
Sissors 1:e1b0157ce547 267 uint8_t bf = 0;
Sissors 1:e1b0157ce547 268 uint32_t flags = 0;
Sissors 1:e1b0157ce547 269
Sissors 1:e1b0157ce547 270 //check which buffer must be filled
Sissors 1:e1b0157ce547 271 if (LPC_USB->EPBUFCFG & EP(endpoint)) {
Sissors 1:e1b0157ce547 272 // Double buffered
Sissors 1:e1b0157ce547 273 if (LPC_USB->EPINUSE & EP(endpoint)) {
Sissors 1:e1b0157ce547 274 bf = 1;
Sissors 1:e1b0157ce547 275 } else {
Sissors 1:e1b0157ce547 276 bf = 0;
Sissors 1:e1b0157ce547 277 }
Sissors 1:e1b0157ce547 278 }
Sissors 1:e1b0157ce547 279
Sissors 1:e1b0157ce547 280 // if isochronous endpoint, T = 1
Sissors 1:e1b0157ce547 281 if(endpointState[endpoint].options & ISOCHRONOUS)
Sissors 1:e1b0157ce547 282 {
Sissors 1:e1b0157ce547 283 flags |= CMDSTS_T;
Sissors 1:e1b0157ce547 284 }
Sissors 1:e1b0157ce547 285
Sissors 1:e1b0157ce547 286 //Active the endpoint for reading
Sissors 1:e1b0157ce547 287 ep[PHY_TO_LOG(endpoint)].out[bf] = CMDSTS_A | CMDSTS_NBYTES(maximumSize) \
Sissors 1:e1b0157ce547 288 | CMDSTS_ADDRESS_OFFSET((uint32_t)ct->out) | flags;
Sissors 1:e1b0157ce547 289 return EP_PENDING;
Sissors 1:e1b0157ce547 290 }
Sissors 1:e1b0157ce547 291
Sissors 1:e1b0157ce547 292 EP_STATUS USBHAL::endpointReadResult(uint8_t endpoint, uint8_t *data, uint32_t *bytesRead) {
Sissors 1:e1b0157ce547 293
Sissors 1:e1b0157ce547 294 uint8_t bf = 0;
Sissors 1:e1b0157ce547 295
Sissors 1:e1b0157ce547 296 if (!(epComplete & EP(endpoint)))
Sissors 1:e1b0157ce547 297 return EP_PENDING;
Sissors 1:e1b0157ce547 298 else {
Sissors 1:e1b0157ce547 299 epComplete &= ~EP(endpoint);
Sissors 1:e1b0157ce547 300
Sissors 1:e1b0157ce547 301 //check which buffer has been filled
Sissors 1:e1b0157ce547 302 if (LPC_USB->EPBUFCFG & EP(endpoint)) {
Sissors 1:e1b0157ce547 303 // Double buffered (here we read the previous buffer which was used)
Sissors 1:e1b0157ce547 304 if (LPC_USB->EPINUSE & EP(endpoint)) {
Sissors 1:e1b0157ce547 305 bf = 0;
Sissors 1:e1b0157ce547 306 } else {
Sissors 1:e1b0157ce547 307 bf = 1;
Sissors 1:e1b0157ce547 308 }
Sissors 1:e1b0157ce547 309 }
Sissors 1:e1b0157ce547 310
Sissors 1:e1b0157ce547 311 // Find how many bytes were read
Sissors 1:e1b0157ce547 312 *bytesRead = (uint32_t) (endpointState[endpoint].maxPacket - BYTES_REMAINING(ep[PHY_TO_LOG(endpoint)].out[bf]));
Sissors 1:e1b0157ce547 313
Sissors 1:e1b0157ce547 314 // Copy data
Sissors 1:e1b0157ce547 315 USBMemCopy(data, ct->out, *bytesRead);
Sissors 1:e1b0157ce547 316 return EP_COMPLETED;
Sissors 1:e1b0157ce547 317 }
Sissors 1:e1b0157ce547 318 }
Sissors 1:e1b0157ce547 319
Sissors 1:e1b0157ce547 320 void USBHAL::EP0getWriteResult(void) {
Sissors 1:e1b0157ce547 321 // Not required
Sissors 1:e1b0157ce547 322 }
Sissors 1:e1b0157ce547 323
Sissors 1:e1b0157ce547 324 void USBHAL::EP0stall(void) {
Sissors 1:e1b0157ce547 325 ep[0].in[0] = CMDSTS_S;
Sissors 1:e1b0157ce547 326 ep[0].out[0] = CMDSTS_S;
Sissors 1:e1b0157ce547 327 }
Sissors 1:e1b0157ce547 328
Sissors 1:e1b0157ce547 329 void USBHAL::setAddress(uint8_t address) {
Sissors 1:e1b0157ce547 330 devCmdStat &= ~DEV_ADDR_MASK;
Sissors 1:e1b0157ce547 331 devCmdStat |= DEV_ADDR(address);
Sissors 1:e1b0157ce547 332 LPC_USB->DEVCMDSTAT = devCmdStat;
Sissors 1:e1b0157ce547 333 }
Sissors 1:e1b0157ce547 334
Sissors 1:e1b0157ce547 335 EP_STATUS USBHAL::endpointWrite(uint8_t endpoint, uint8_t *data, uint32_t size) {
Sissors 1:e1b0157ce547 336 uint32_t flags = 0;
Sissors 1:e1b0157ce547 337 uint32_t bf;
Sissors 1:e1b0157ce547 338
Sissors 1:e1b0157ce547 339 // Validate parameters
Sissors 1:e1b0157ce547 340 if (data == NULL) {
Sissors 1:e1b0157ce547 341 return EP_INVALID;
Sissors 1:e1b0157ce547 342 }
Sissors 1:e1b0157ce547 343
Sissors 1:e1b0157ce547 344 if (endpoint > LAST_PHYSICAL_ENDPOINT) {
Sissors 1:e1b0157ce547 345 return EP_INVALID;
Sissors 1:e1b0157ce547 346 }
Sissors 1:e1b0157ce547 347
Sissors 1:e1b0157ce547 348 if ((endpoint==EP0IN) || (endpoint==EP0OUT)) {
Sissors 1:e1b0157ce547 349 return EP_INVALID;
Sissors 1:e1b0157ce547 350 }
Sissors 1:e1b0157ce547 351
Sissors 1:e1b0157ce547 352 if (size > endpointState[endpoint].maxPacket) {
Sissors 1:e1b0157ce547 353 return EP_INVALID;
Sissors 1:e1b0157ce547 354 }
Sissors 1:e1b0157ce547 355
Sissors 1:e1b0157ce547 356 if (LPC_USB->EPBUFCFG & EP(endpoint)) {
Sissors 1:e1b0157ce547 357 // Double buffered
Sissors 1:e1b0157ce547 358 if (LPC_USB->EPINUSE & EP(endpoint)) {
Sissors 1:e1b0157ce547 359 bf = 1;
Sissors 1:e1b0157ce547 360 } else {
Sissors 1:e1b0157ce547 361 bf = 0;
Sissors 1:e1b0157ce547 362 }
Sissors 1:e1b0157ce547 363 } else {
Sissors 1:e1b0157ce547 364 // Single buffered
Sissors 1:e1b0157ce547 365 bf = 0;
Sissors 1:e1b0157ce547 366 }
Sissors 1:e1b0157ce547 367
Sissors 1:e1b0157ce547 368 // Check if already active
Sissors 1:e1b0157ce547 369 if (ep[PHY_TO_LOG(endpoint)].in[bf] & CMDSTS_A) {
Sissors 1:e1b0157ce547 370 return EP_INVALID;
Sissors 1:e1b0157ce547 371 }
Sissors 1:e1b0157ce547 372
Sissors 1:e1b0157ce547 373 // Check if stalled
Sissors 1:e1b0157ce547 374 if (ep[PHY_TO_LOG(endpoint)].in[bf] & CMDSTS_S) {
Sissors 1:e1b0157ce547 375 return EP_STALLED;
Sissors 1:e1b0157ce547 376 }
Sissors 1:e1b0157ce547 377
Sissors 1:e1b0157ce547 378 // Copy data to USB RAM
Sissors 1:e1b0157ce547 379 USBMemCopy((uint8_t *)endpointState[endpoint].buffer[bf], data, size);
Sissors 1:e1b0157ce547 380
Sissors 1:e1b0157ce547 381 // Add options
Sissors 1:e1b0157ce547 382 if (endpointState[endpoint].options & RATE_FEEDBACK_MODE) {
Sissors 1:e1b0157ce547 383 flags |= CMDSTS_RF;
Sissors 1:e1b0157ce547 384 }
Sissors 1:e1b0157ce547 385
Sissors 1:e1b0157ce547 386 if (endpointState[endpoint].options & ISOCHRONOUS) {
Sissors 1:e1b0157ce547 387 flags |= CMDSTS_T;
Sissors 1:e1b0157ce547 388 }
Sissors 1:e1b0157ce547 389
Sissors 1:e1b0157ce547 390 // Add transfer
Sissors 1:e1b0157ce547 391 ep[PHY_TO_LOG(endpoint)].in[bf] = CMDSTS_ADDRESS_OFFSET( \
Sissors 1:e1b0157ce547 392 endpointState[endpoint].buffer[bf]) \
Sissors 1:e1b0157ce547 393 | CMDSTS_NBYTES(size) | CMDSTS_A | flags;
Sissors 1:e1b0157ce547 394
Sissors 1:e1b0157ce547 395 return EP_PENDING;
Sissors 1:e1b0157ce547 396 }
Sissors 1:e1b0157ce547 397
Sissors 1:e1b0157ce547 398 EP_STATUS USBHAL::endpointWriteResult(uint8_t endpoint) {
Sissors 1:e1b0157ce547 399 uint32_t bf;
Sissors 1:e1b0157ce547 400
Sissors 1:e1b0157ce547 401 // Validate parameters
Sissors 1:e1b0157ce547 402 if (endpoint > LAST_PHYSICAL_ENDPOINT) {
Sissors 1:e1b0157ce547 403 return EP_INVALID;
Sissors 1:e1b0157ce547 404 }
Sissors 1:e1b0157ce547 405
Sissors 1:e1b0157ce547 406 if (OUT_EP(endpoint)) {
Sissors 1:e1b0157ce547 407 return EP_INVALID;
Sissors 1:e1b0157ce547 408 }
Sissors 1:e1b0157ce547 409
Sissors 1:e1b0157ce547 410 if (LPC_USB->EPBUFCFG & EP(endpoint)) {
Sissors 1:e1b0157ce547 411 // Double buffered // TODO: FIX THIS
Sissors 1:e1b0157ce547 412 if (LPC_USB->EPINUSE & EP(endpoint)) {
Sissors 1:e1b0157ce547 413 bf = 1;
Sissors 1:e1b0157ce547 414 } else {
Sissors 1:e1b0157ce547 415 bf = 0;
Sissors 1:e1b0157ce547 416 }
Sissors 1:e1b0157ce547 417 } else {
Sissors 1:e1b0157ce547 418 // Single buffered
Sissors 1:e1b0157ce547 419 bf = 0;
Sissors 1:e1b0157ce547 420 }
Sissors 1:e1b0157ce547 421
Sissors 1:e1b0157ce547 422 // Check if endpoint still active
Sissors 1:e1b0157ce547 423 if (ep[PHY_TO_LOG(endpoint)].in[bf] & CMDSTS_A) {
Sissors 1:e1b0157ce547 424 return EP_PENDING;
Sissors 1:e1b0157ce547 425 }
Sissors 1:e1b0157ce547 426
Sissors 1:e1b0157ce547 427 // Check if stalled
Sissors 1:e1b0157ce547 428 if (ep[PHY_TO_LOG(endpoint)].in[bf] & CMDSTS_S) {
Sissors 1:e1b0157ce547 429 return EP_STALLED;
Sissors 1:e1b0157ce547 430 }
Sissors 1:e1b0157ce547 431
Sissors 1:e1b0157ce547 432 return EP_COMPLETED;
Sissors 1:e1b0157ce547 433 }
Sissors 1:e1b0157ce547 434
Sissors 1:e1b0157ce547 435 void USBHAL::stallEndpoint(uint8_t endpoint) {
Sissors 1:e1b0157ce547 436
Sissors 1:e1b0157ce547 437 // FIX: should this clear active bit?
Sissors 1:e1b0157ce547 438 if (IN_EP(endpoint)) {
Sissors 1:e1b0157ce547 439 ep[PHY_TO_LOG(endpoint)].in[0] |= CMDSTS_S;
Sissors 1:e1b0157ce547 440 ep[PHY_TO_LOG(endpoint)].in[1] |= CMDSTS_S;
Sissors 1:e1b0157ce547 441 } else {
Sissors 1:e1b0157ce547 442 ep[PHY_TO_LOG(endpoint)].out[0] |= CMDSTS_S;
Sissors 1:e1b0157ce547 443 ep[PHY_TO_LOG(endpoint)].out[1] |= CMDSTS_S;
Sissors 1:e1b0157ce547 444 }
Sissors 1:e1b0157ce547 445 }
Sissors 1:e1b0157ce547 446
Sissors 1:e1b0157ce547 447 void USBHAL::unstallEndpoint(uint8_t endpoint) {
Sissors 1:e1b0157ce547 448 if (LPC_USB->EPBUFCFG & EP(endpoint)) {
Sissors 1:e1b0157ce547 449 // Double buffered
Sissors 1:e1b0157ce547 450 if (IN_EP(endpoint)) {
Sissors 1:e1b0157ce547 451 ep[PHY_TO_LOG(endpoint)].in[0] = 0; // S = 0
Sissors 1:e1b0157ce547 452 ep[PHY_TO_LOG(endpoint)].in[1] = 0; // S = 0
Sissors 1:e1b0157ce547 453
Sissors 1:e1b0157ce547 454 if (LPC_USB->EPINUSE & EP(endpoint)) {
Sissors 1:e1b0157ce547 455 ep[PHY_TO_LOG(endpoint)].in[1] = CMDSTS_TR; // S = 0, TR = 1, TV = 0
Sissors 1:e1b0157ce547 456 } else {
Sissors 1:e1b0157ce547 457 ep[PHY_TO_LOG(endpoint)].in[0] = CMDSTS_TR; // S = 0, TR = 1, TV = 0
Sissors 1:e1b0157ce547 458 }
Sissors 1:e1b0157ce547 459 } else {
Sissors 1:e1b0157ce547 460 ep[PHY_TO_LOG(endpoint)].out[0] = 0; // S = 0
Sissors 1:e1b0157ce547 461 ep[PHY_TO_LOG(endpoint)].out[1] = 0; // S = 0
Sissors 1:e1b0157ce547 462
Sissors 1:e1b0157ce547 463 if (LPC_USB->EPINUSE & EP(endpoint)) {
Sissors 1:e1b0157ce547 464 ep[PHY_TO_LOG(endpoint)].out[1] = CMDSTS_TR; // S = 0, TR = 1, TV = 0
Sissors 1:e1b0157ce547 465 } else {
Sissors 1:e1b0157ce547 466 ep[PHY_TO_LOG(endpoint)].out[0] = CMDSTS_TR; // S = 0, TR = 1, TV = 0
Sissors 1:e1b0157ce547 467 }
Sissors 1:e1b0157ce547 468 }
Sissors 1:e1b0157ce547 469 } else {
Sissors 1:e1b0157ce547 470 // Single buffered
Sissors 1:e1b0157ce547 471 if (IN_EP(endpoint)) {
Sissors 1:e1b0157ce547 472 ep[PHY_TO_LOG(endpoint)].in[0] = CMDSTS_TR; // S = 0, TR = 1, TV = 0
Sissors 1:e1b0157ce547 473 } else {
Sissors 1:e1b0157ce547 474 ep[PHY_TO_LOG(endpoint)].out[0] = CMDSTS_TR; // S = 0, TR = 1, TV = 0
Sissors 1:e1b0157ce547 475 }
Sissors 1:e1b0157ce547 476 }
Sissors 1:e1b0157ce547 477 }
Sissors 1:e1b0157ce547 478
Sissors 1:e1b0157ce547 479 bool USBHAL::getEndpointStallState(unsigned char endpoint) {
Sissors 1:e1b0157ce547 480 if (IN_EP(endpoint)) {
Sissors 1:e1b0157ce547 481 if (LPC_USB->EPINUSE & EP(endpoint)) {
Sissors 1:e1b0157ce547 482 if (ep[PHY_TO_LOG(endpoint)].in[1] & CMDSTS_S) {
Sissors 1:e1b0157ce547 483 return true;
Sissors 1:e1b0157ce547 484 }
Sissors 1:e1b0157ce547 485 } else {
Sissors 1:e1b0157ce547 486 if (ep[PHY_TO_LOG(endpoint)].in[0] & CMDSTS_S) {
Sissors 1:e1b0157ce547 487 return true;
Sissors 1:e1b0157ce547 488 }
Sissors 1:e1b0157ce547 489 }
Sissors 1:e1b0157ce547 490 } else {
Sissors 1:e1b0157ce547 491 if (LPC_USB->EPINUSE & EP(endpoint)) {
Sissors 1:e1b0157ce547 492 if (ep[PHY_TO_LOG(endpoint)].out[1] & CMDSTS_S) {
Sissors 1:e1b0157ce547 493 return true;
Sissors 1:e1b0157ce547 494 }
Sissors 1:e1b0157ce547 495 } else {
Sissors 1:e1b0157ce547 496 if (ep[PHY_TO_LOG(endpoint)].out[0] & CMDSTS_S) {
Sissors 1:e1b0157ce547 497 return true;
Sissors 1:e1b0157ce547 498 }
Sissors 1:e1b0157ce547 499 }
Sissors 1:e1b0157ce547 500 }
Sissors 1:e1b0157ce547 501
Sissors 1:e1b0157ce547 502 return false;
Sissors 1:e1b0157ce547 503 }
Sissors 1:e1b0157ce547 504
Sissors 1:e1b0157ce547 505 bool USBHAL::realiseEndpoint(uint8_t endpoint, uint32_t maxPacket, uint32_t options) {
Sissors 1:e1b0157ce547 506 uint32_t tmpEpRamPtr;
Sissors 1:e1b0157ce547 507
Sissors 1:e1b0157ce547 508 if (endpoint > LAST_PHYSICAL_ENDPOINT) {
Sissors 1:e1b0157ce547 509 return false;
Sissors 1:e1b0157ce547 510 }
Sissors 1:e1b0157ce547 511
Sissors 1:e1b0157ce547 512 // Not applicable to the control endpoints
Sissors 1:e1b0157ce547 513 if ((endpoint==EP0IN) || (endpoint==EP0OUT)) {
Sissors 1:e1b0157ce547 514 return false;
Sissors 1:e1b0157ce547 515 }
Sissors 1:e1b0157ce547 516
Sissors 1:e1b0157ce547 517 // Allocate buffers in USB RAM
Sissors 1:e1b0157ce547 518 tmpEpRamPtr = epRamPtr;
Sissors 1:e1b0157ce547 519
Sissors 1:e1b0157ce547 520 // Must be 64 byte aligned
Sissors 1:e1b0157ce547 521 tmpEpRamPtr = ROUND_UP_TO_MULTIPLE(tmpEpRamPtr, 64);
Sissors 1:e1b0157ce547 522
Sissors 1:e1b0157ce547 523 if ((tmpEpRamPtr + maxPacket) > (USB_RAM_START + USB_RAM_SIZE)) {
Sissors 1:e1b0157ce547 524 // Out of memory
Sissors 1:e1b0157ce547 525 return false;
Sissors 1:e1b0157ce547 526 }
Sissors 1:e1b0157ce547 527
Sissors 1:e1b0157ce547 528 // Allocate first buffer
Sissors 1:e1b0157ce547 529 endpointState[endpoint].buffer[0] = tmpEpRamPtr;
Sissors 1:e1b0157ce547 530 tmpEpRamPtr += maxPacket;
Sissors 1:e1b0157ce547 531
Sissors 1:e1b0157ce547 532 if (!(options & SINGLE_BUFFERED)) {
Sissors 1:e1b0157ce547 533 // Must be 64 byte aligned
Sissors 1:e1b0157ce547 534 tmpEpRamPtr = ROUND_UP_TO_MULTIPLE(tmpEpRamPtr, 64);
Sissors 1:e1b0157ce547 535
Sissors 1:e1b0157ce547 536 if ((tmpEpRamPtr + maxPacket) > (USB_RAM_START + USB_RAM_SIZE)) {
Sissors 1:e1b0157ce547 537 // Out of memory
Sissors 1:e1b0157ce547 538 return false;
Sissors 1:e1b0157ce547 539 }
Sissors 1:e1b0157ce547 540
Sissors 1:e1b0157ce547 541 // Allocate second buffer
Sissors 1:e1b0157ce547 542 endpointState[endpoint].buffer[1] = tmpEpRamPtr;
Sissors 1:e1b0157ce547 543 tmpEpRamPtr += maxPacket;
Sissors 1:e1b0157ce547 544 }
Sissors 1:e1b0157ce547 545
Sissors 1:e1b0157ce547 546 // Commit to this USB RAM allocation
Sissors 1:e1b0157ce547 547 epRamPtr = tmpEpRamPtr;
Sissors 1:e1b0157ce547 548
Sissors 1:e1b0157ce547 549 // Remaining endpoint state values
Sissors 1:e1b0157ce547 550 endpointState[endpoint].maxPacket = maxPacket;
Sissors 1:e1b0157ce547 551 endpointState[endpoint].options = options;
Sissors 1:e1b0157ce547 552
Sissors 1:e1b0157ce547 553 // Enable double buffering if required
Sissors 1:e1b0157ce547 554 if (options & SINGLE_BUFFERED) {
Sissors 1:e1b0157ce547 555 LPC_USB->EPBUFCFG &= ~EP(endpoint);
Sissors 1:e1b0157ce547 556 } else {
Sissors 1:e1b0157ce547 557 // Double buffered
Sissors 1:e1b0157ce547 558 LPC_USB->EPBUFCFG |= EP(endpoint);
Sissors 1:e1b0157ce547 559 }
Sissors 1:e1b0157ce547 560
Sissors 1:e1b0157ce547 561 // Enable interrupt
Sissors 1:e1b0157ce547 562 LPC_USB->INTEN |= EP(endpoint);
Sissors 1:e1b0157ce547 563
Sissors 1:e1b0157ce547 564 // Enable endpoint
Sissors 1:e1b0157ce547 565 unstallEndpoint(endpoint);
Sissors 1:e1b0157ce547 566 return true;
Sissors 1:e1b0157ce547 567 }
Sissors 1:e1b0157ce547 568
Sissors 1:e1b0157ce547 569 void USBHAL::remoteWakeup(void) {
Sissors 1:e1b0157ce547 570 // Clearing DSUS bit initiates a remote wakeup if the
Sissors 1:e1b0157ce547 571 // device is currently enabled and suspended - otherwise
Sissors 1:e1b0157ce547 572 // it has no effect.
Sissors 1:e1b0157ce547 573 LPC_USB->DEVCMDSTAT = devCmdStat & ~DSUS;
Sissors 1:e1b0157ce547 574 }
Sissors 1:e1b0157ce547 575
Sissors 1:e1b0157ce547 576
Sissors 1:e1b0157ce547 577 static void disableEndpoints(void) {
Sissors 1:e1b0157ce547 578 uint32_t logEp;
Sissors 1:e1b0157ce547 579
Sissors 1:e1b0157ce547 580 // Ref. Table 158 "When a bus reset is received, software
Sissors 1:e1b0157ce547 581 // must set the disable bit of all endpoints to 1".
Sissors 1:e1b0157ce547 582
Sissors 1:e1b0157ce547 583 for (logEp = 1; logEp < NUMBER_OF_LOGICAL_ENDPOINTS; logEp++) {
Sissors 1:e1b0157ce547 584 ep[logEp].out[0] = CMDSTS_D;
Sissors 1:e1b0157ce547 585 ep[logEp].out[1] = CMDSTS_D;
Sissors 1:e1b0157ce547 586 ep[logEp].in[0] = CMDSTS_D;
Sissors 1:e1b0157ce547 587 ep[logEp].in[1] = CMDSTS_D;
Sissors 1:e1b0157ce547 588 }
Sissors 1:e1b0157ce547 589
Sissors 1:e1b0157ce547 590 // Start of USB RAM for endpoints > 0
Sissors 1:e1b0157ce547 591 epRamPtr = usbRamPtr;
Sissors 1:e1b0157ce547 592 }
Sissors 1:e1b0157ce547 593
Sissors 1:e1b0157ce547 594
Sissors 1:e1b0157ce547 595
Sissors 1:e1b0157ce547 596 void USBHAL::_usbisr(void) {
Sissors 1:e1b0157ce547 597 instance->usbisr();
Sissors 1:e1b0157ce547 598 }
Sissors 1:e1b0157ce547 599
Sissors 1:e1b0157ce547 600 void USBHAL::usbisr(void) {
Sissors 1:e1b0157ce547 601 // Start of frame
Sissors 1:e1b0157ce547 602 if (LPC_USB->INTSTAT & FRAME_INT) {
Sissors 1:e1b0157ce547 603 // Clear SOF interrupt
Sissors 1:e1b0157ce547 604 LPC_USB->INTSTAT = FRAME_INT;
Sissors 1:e1b0157ce547 605
Sissors 1:e1b0157ce547 606 // SOF event, read frame number
Sissors 1:e1b0157ce547 607 SOF(FRAME_NR(LPC_USB->INFO));
Sissors 1:e1b0157ce547 608 }
Sissors 1:e1b0157ce547 609
Sissors 1:e1b0157ce547 610 // Device state
Sissors 1:e1b0157ce547 611 if (LPC_USB->INTSTAT & DEV_INT) {
Sissors 1:e1b0157ce547 612 LPC_USB->INTSTAT = DEV_INT;
Sissors 1:e1b0157ce547 613
Sissors 1:e1b0157ce547 614 if (LPC_USB->DEVCMDSTAT & DSUS_C) {
Sissors 1:e1b0157ce547 615 // Suspend status changed
Sissors 1:e1b0157ce547 616 LPC_USB->DEVCMDSTAT = devCmdStat | DSUS_C;
Sissors 1:e1b0157ce547 617 if((LPC_USB->DEVCMDSTAT & DSUS) != 0) {
Sissors 1:e1b0157ce547 618 suspendStateChanged(1);
Sissors 1:e1b0157ce547 619 }
Sissors 1:e1b0157ce547 620 }
Sissors 1:e1b0157ce547 621
Sissors 1:e1b0157ce547 622 if (LPC_USB->DEVCMDSTAT & DRES_C) {
Sissors 1:e1b0157ce547 623 // Bus reset
Sissors 1:e1b0157ce547 624 LPC_USB->DEVCMDSTAT = devCmdStat | DRES_C;
Sissors 1:e1b0157ce547 625
Sissors 1:e1b0157ce547 626 suspendStateChanged(0);
Sissors 1:e1b0157ce547 627
Sissors 1:e1b0157ce547 628 // Disable endpoints > 0
Sissors 1:e1b0157ce547 629 disableEndpoints();
Sissors 1:e1b0157ce547 630
Sissors 1:e1b0157ce547 631 // Bus reset event
Sissors 1:e1b0157ce547 632 busReset();
Sissors 1:e1b0157ce547 633 }
Sissors 1:e1b0157ce547 634 }
Sissors 1:e1b0157ce547 635
Sissors 1:e1b0157ce547 636 // Endpoint 0
Sissors 1:e1b0157ce547 637 if (LPC_USB->INTSTAT & EP(EP0OUT)) {
Sissors 1:e1b0157ce547 638 // Clear EP0OUT/SETUP interrupt
Sissors 1:e1b0157ce547 639 LPC_USB->INTSTAT = EP(EP0OUT);
Sissors 1:e1b0157ce547 640
Sissors 1:e1b0157ce547 641 // Check if SETUP
Sissors 1:e1b0157ce547 642 if (LPC_USB->DEVCMDSTAT & SETUP) {
Sissors 1:e1b0157ce547 643 // Clear Active and Stall bits for EP0
Sissors 1:e1b0157ce547 644 // Documentation does not make it clear if we must use the
Sissors 1:e1b0157ce547 645 // EPSKIP register to achieve this, Fig. 16 and NXP reference
Sissors 1:e1b0157ce547 646 // code suggests we can just clear the Active bits - check with
Sissors 1:e1b0157ce547 647 // NXP to be sure.
Sissors 1:e1b0157ce547 648 ep[0].in[0] = 0;
Sissors 1:e1b0157ce547 649 ep[0].out[0] = 0;
Sissors 1:e1b0157ce547 650
Sissors 1:e1b0157ce547 651 // Clear EP0IN interrupt
Sissors 1:e1b0157ce547 652 LPC_USB->INTSTAT = EP(EP0IN);
Sissors 1:e1b0157ce547 653
Sissors 1:e1b0157ce547 654 // Clear SETUP (and INTONNAK_CI/O) in device status register
Sissors 1:e1b0157ce547 655 LPC_USB->DEVCMDSTAT = devCmdStat | SETUP;
Sissors 1:e1b0157ce547 656
Sissors 1:e1b0157ce547 657 // EP0 SETUP event (SETUP data received)
Sissors 1:e1b0157ce547 658 EP0setupCallback();
Sissors 1:e1b0157ce547 659 } else {
Sissors 1:e1b0157ce547 660 // EP0OUT ACK event (OUT data received)
Sissors 1:e1b0157ce547 661 EP0out();
Sissors 1:e1b0157ce547 662 }
Sissors 1:e1b0157ce547 663 }
Sissors 1:e1b0157ce547 664
Sissors 1:e1b0157ce547 665 if (LPC_USB->INTSTAT & EP(EP0IN)) {
Sissors 1:e1b0157ce547 666 // Clear EP0IN interrupt
Sissors 1:e1b0157ce547 667 LPC_USB->INTSTAT = EP(EP0IN);
Sissors 1:e1b0157ce547 668
Sissors 1:e1b0157ce547 669 // EP0IN ACK event (IN data sent)
Sissors 1:e1b0157ce547 670 EP0in();
Sissors 1:e1b0157ce547 671 }
Sissors 1:e1b0157ce547 672
Sissors 1:e1b0157ce547 673 for (uint8_t num = 2; num < 5*2; num++) {
Sissors 1:e1b0157ce547 674 if (LPC_USB->INTSTAT & EP(num)) {
Sissors 1:e1b0157ce547 675 LPC_USB->INTSTAT = EP(num);
Sissors 1:e1b0157ce547 676 epComplete |= EP(num);
Sissors 1:e1b0157ce547 677 if ((instance->*(epCallback[num - 2]))()) {
Sissors 1:e1b0157ce547 678 epComplete &= ~EP(num);
Sissors 1:e1b0157ce547 679 }
Sissors 1:e1b0157ce547 680 }
Sissors 1:e1b0157ce547 681 }
Sissors 1:e1b0157ce547 682 }
Sissors 1:e1b0157ce547 683
Sissors 1:e1b0157ce547 684 #endif