mbed official / mbed-src

mbed library sources

Dependents:   Encrypted my_mbed lklk CyaSSL_DTLS_Cellular ... more

Superseded

This library was superseded by mbed-dev - https://os.mbed.com/users/mbed_official/code/mbed-dev/.

Development branch of the mbed library sources. This library is kept in synch with the latest changes from the mbed SDK and it is not guaranteed to work.

If you are looking for a stable and tested release, please import one of the official mbed library releases:

Import librarymbed

The official Mbed 2 C/C++ SDK provides the software platform and libraries to build your applications.

Last commit 20 Feb 2019 by mbed official

vendor/NXP/LPC2368/cmsis/uARM/vector_functions.s@10:3bc89ef62ce7, 2013-06-14 (annotated)

Committer:
emilmont
Date:
Fri Jun 14 17:49:17 2013 +0100
Revision:
10:3bc89ef62ce7
Unify mbed library sources

Who changed what in which revision?

UserRevisionLine numberNew contents of line
emilmont 10:3bc89ef62ce7 1 ;/* mbed Microcontroller Library - InterruptIn
emilmont 10:3bc89ef62ce7 2 ; * Copyright (c) 2006-2009 ARM Limited. All rights reserved.
emilmont 10:3bc89ef62ce7 3 ; */
emilmont 10:3bc89ef62ce7 4
emilmont 10:3bc89ef62ce7 5 #line 1 "vector_functions.s"
emilmont 10:3bc89ef62ce7 6 ;
emilmont 10:3bc89ef62ce7 7 ;
emilmont 10:3bc89ef62ce7 8 ;
emilmont 10:3bc89ef62ce7 9
emilmont 10:3bc89ef62ce7 10 #line 1 "vector_defns.h"
emilmont 10:3bc89ef62ce7 11
emilmont 10:3bc89ef62ce7 12
emilmont 10:3bc89ef62ce7 13
emilmont 10:3bc89ef62ce7 14
emilmont 10:3bc89ef62ce7 15
emilmont 10:3bc89ef62ce7 16
emilmont 10:3bc89ef62ce7 17
emilmont 10:3bc89ef62ce7 18
emilmont 10:3bc89ef62ce7 19
emilmont 10:3bc89ef62ce7 20 #line 21 "vector_defns.h"
emilmont 10:3bc89ef62ce7 21
emilmont 10:3bc89ef62ce7 22
emilmont 10:3bc89ef62ce7 23
emilmont 10:3bc89ef62ce7 24
emilmont 10:3bc89ef62ce7 25
emilmont 10:3bc89ef62ce7 26
emilmont 10:3bc89ef62ce7 27
emilmont 10:3bc89ef62ce7 28
emilmont 10:3bc89ef62ce7 29
emilmont 10:3bc89ef62ce7 30
emilmont 10:3bc89ef62ce7 31
emilmont 10:3bc89ef62ce7 32
emilmont 10:3bc89ef62ce7 33
emilmont 10:3bc89ef62ce7 34
emilmont 10:3bc89ef62ce7 35
emilmont 10:3bc89ef62ce7 36
emilmont 10:3bc89ef62ce7 37
emilmont 10:3bc89ef62ce7 38
emilmont 10:3bc89ef62ce7 39 #line 47 "vector_defns.h"
emilmont 10:3bc89ef62ce7 40
emilmont 10:3bc89ef62ce7 41
emilmont 10:3bc89ef62ce7 42 #line 58 "vector_defns.h"
emilmont 10:3bc89ef62ce7 43
emilmont 10:3bc89ef62ce7 44
emilmont 10:3bc89ef62ce7 45
emilmont 10:3bc89ef62ce7 46
emilmont 10:3bc89ef62ce7 47
emilmont 10:3bc89ef62ce7 48
emilmont 10:3bc89ef62ce7 49
emilmont 10:3bc89ef62ce7 50
emilmont 10:3bc89ef62ce7 51
emilmont 10:3bc89ef62ce7 52
emilmont 10:3bc89ef62ce7 53
emilmont 10:3bc89ef62ce7 54
emilmont 10:3bc89ef62ce7 55
emilmont 10:3bc89ef62ce7 56
emilmont 10:3bc89ef62ce7 57
emilmont 10:3bc89ef62ce7 58
emilmont 10:3bc89ef62ce7 59
emilmont 10:3bc89ef62ce7 60
emilmont 10:3bc89ef62ce7 61 #line 6 "vector_functions.s"
emilmont 10:3bc89ef62ce7 62
emilmont 10:3bc89ef62ce7 63
emilmont 10:3bc89ef62ce7 64 AREA VECFUNCS, CODE, READONLY
emilmont 10:3bc89ef62ce7 65 ARM
emilmont 10:3bc89ef62ce7 66 PRESERVE8
emilmont 10:3bc89ef62ce7 67
emilmont 10:3bc89ef62ce7 68
emilmont 10:3bc89ef62ce7 69
emilmont 10:3bc89ef62ce7 70
emilmont 10:3bc89ef62ce7 71
emilmont 10:3bc89ef62ce7 72 EXPORT __mbed_fiq [WEAK]
emilmont 10:3bc89ef62ce7 73 EXPORT __mbed_undef [WEAK]
emilmont 10:3bc89ef62ce7 74 EXPORT __mbed_prefetch_abort [WEAK]
emilmont 10:3bc89ef62ce7 75 EXPORT __mbed_data_abort [WEAK]
emilmont 10:3bc89ef62ce7 76 EXPORT __mbed_irq [WEAK]
emilmont 10:3bc89ef62ce7 77 EXPORT __mbed_swi [WEAK]
emilmont 10:3bc89ef62ce7 78 EXPORT __mbed_dcc_irq [WEAK]
emilmont 10:3bc89ef62ce7 79 EXPORT __mbed_reset [WEAK]
emilmont 10:3bc89ef62ce7 80 IMPORT __mbed_init_realmonitor
emilmont 10:3bc89ef62ce7 81
emilmont 10:3bc89ef62ce7 82 ;
emilmont 10:3bc89ef62ce7 83 ;
emilmont 10:3bc89ef62ce7 84 __mbed_fiq
emilmont 10:3bc89ef62ce7 85 B __mbed_fiq
emilmont 10:3bc89ef62ce7 86
emilmont 10:3bc89ef62ce7 87 ;
emilmont 10:3bc89ef62ce7 88 ;
emilmont 10:3bc89ef62ce7 89 __mbed_undef
emilmont 10:3bc89ef62ce7 90 LDR PC, =0x7fffffa0
emilmont 10:3bc89ef62ce7 91
emilmont 10:3bc89ef62ce7 92 ;
emilmont 10:3bc89ef62ce7 93 ;
emilmont 10:3bc89ef62ce7 94 __mbed_prefetch_abort
emilmont 10:3bc89ef62ce7 95 LDR PC, =0x7fffffb0
emilmont 10:3bc89ef62ce7 96
emilmont 10:3bc89ef62ce7 97 ;
emilmont 10:3bc89ef62ce7 98 ;
emilmont 10:3bc89ef62ce7 99 __mbed_data_abort
emilmont 10:3bc89ef62ce7 100 LDR PC, =0x7fffffc0
emilmont 10:3bc89ef62ce7 101
emilmont 10:3bc89ef62ce7 102 ;
emilmont 10:3bc89ef62ce7 103 ;
emilmont 10:3bc89ef62ce7 104 ;
emilmont 10:3bc89ef62ce7 105 ;
emilmont 10:3bc89ef62ce7 106 ;
emilmont 10:3bc89ef62ce7 107 ;
emilmont 10:3bc89ef62ce7 108 ;
emilmont 10:3bc89ef62ce7 109 ;
emilmont 10:3bc89ef62ce7 110 ;
emilmont 10:3bc89ef62ce7 111 __mbed_irq
emilmont 10:3bc89ef62ce7 112 ;
emilmont 10:3bc89ef62ce7 113 MSR CPSR_c, #0x1F:OR:0x80:OR:0x40
emilmont 10:3bc89ef62ce7 114
emilmont 10:3bc89ef62ce7 115 ;
emilmont 10:3bc89ef62ce7 116 STMDB sp!, {r0-r3,r12,lr}
emilmont 10:3bc89ef62ce7 117
emilmont 10:3bc89ef62ce7 118 ;
emilmont 10:3bc89ef62ce7 119 MOV r0, #0xFFFFFF00
emilmont 10:3bc89ef62ce7 120 LDR r0, [r0]
emilmont 10:3bc89ef62ce7 121
emilmont 10:3bc89ef62ce7 122 ;
emilmont 10:3bc89ef62ce7 123 MOV lr, pc
emilmont 10:3bc89ef62ce7 124 BX r0
emilmont 10:3bc89ef62ce7 125
emilmont 10:3bc89ef62ce7 126 ;
emilmont 10:3bc89ef62ce7 127 MOV r0, #0xFFFFFF00
emilmont 10:3bc89ef62ce7 128 STR r0, [r0] ;
emilmont 10:3bc89ef62ce7 129
emilmont 10:3bc89ef62ce7 130 ;
emilmont 10:3bc89ef62ce7 131 LDMFD sp!,{r0-r3,r12,lr}
emilmont 10:3bc89ef62ce7 132
emilmont 10:3bc89ef62ce7 133 ;
emilmont 10:3bc89ef62ce7 134 MSR CPSR_c, #0x12:OR:0x80:OR:0x40
emilmont 10:3bc89ef62ce7 135
emilmont 10:3bc89ef62ce7 136 ;
emilmont 10:3bc89ef62ce7 137 SUBS pc, lr, #4
emilmont 10:3bc89ef62ce7 138
emilmont 10:3bc89ef62ce7 139 ;
emilmont 10:3bc89ef62ce7 140 ;
emilmont 10:3bc89ef62ce7 141 ;
emilmont 10:3bc89ef62ce7 142 ;
emilmont 10:3bc89ef62ce7 143 __mbed_swi
emilmont 10:3bc89ef62ce7 144 ;
emilmont 10:3bc89ef62ce7 145 ;
emilmont 10:3bc89ef62ce7 146 STMFD sp!, {a4, r4, ip, lr}
emilmont 10:3bc89ef62ce7 147
emilmont 10:3bc89ef62ce7 148 ;
emilmont 10:3bc89ef62ce7 149 LDR r4, =0x40000040
emilmont 10:3bc89ef62ce7 150
emilmont 10:3bc89ef62ce7 151 ;
emilmont 10:3bc89ef62ce7 152 ;
emilmont 10:3bc89ef62ce7 153 LDR a4, =0x00940000
emilmont 10:3bc89ef62ce7 154 LDR PC, =0x7ffff820
emilmont 10:3bc89ef62ce7 155
emilmont 10:3bc89ef62ce7 156 ;
emilmont 10:3bc89ef62ce7 157 ;
emilmont 10:3bc89ef62ce7 158 ;
emilmont 10:3bc89ef62ce7 159 ;
emilmont 10:3bc89ef62ce7 160 __mbed_dcc_irq
emilmont 10:3bc89ef62ce7 161
emilmont 10:3bc89ef62ce7 162 ;
emilmont 10:3bc89ef62ce7 163
emilmont 10:3bc89ef62ce7 164 ;
emilmont 10:3bc89ef62ce7 165 LDMFD sp!,{r0-r3,r12,lr}
emilmont 10:3bc89ef62ce7 166
emilmont 10:3bc89ef62ce7 167 ;
emilmont 10:3bc89ef62ce7 168 MSR CPSR_c, #0x12:OR:0x80:OR:0x40
emilmont 10:3bc89ef62ce7 169
emilmont 10:3bc89ef62ce7 170 ;
emilmont 10:3bc89ef62ce7 171
emilmont 10:3bc89ef62ce7 172 ;
emilmont 10:3bc89ef62ce7 173 SUB lr, lr, #4 ;
emilmont 10:3bc89ef62ce7 174 STMFD sp!, {ip,lr} ;
emilmont 10:3bc89ef62ce7 175
emilmont 10:3bc89ef62ce7 176 ;
emilmont 10:3bc89ef62ce7 177 LDR LR, =0xfffff000
emilmont 10:3bc89ef62ce7 178 STR LR, [LR, #0xf00]
emilmont 10:3bc89ef62ce7 179
emilmont 10:3bc89ef62ce7 180 ;
emilmont 10:3bc89ef62ce7 181 ;
emilmont 10:3bc89ef62ce7 182 ;
emilmont 10:3bc89ef62ce7 183 ;
emilmont 10:3bc89ef62ce7 184 LDR PC, =0x7fffffe0
emilmont 10:3bc89ef62ce7 185
emilmont 10:3bc89ef62ce7 186 ;
emilmont 10:3bc89ef62ce7 187 ; __mbed_reset is called after reset
emilmont 10:3bc89ef62ce7 188 ; we setup the stacks and realmonitor, then call Reset_Handler like on M3
emilmont 10:3bc89ef62ce7 189
emilmont 10:3bc89ef62ce7 190 ; Reset Handler
emilmont 10:3bc89ef62ce7 191
emilmont 10:3bc89ef62ce7 192 Reset_Handler PROC
emilmont 10:3bc89ef62ce7 193 EXPORT Reset_Handler [WEAK]
emilmont 10:3bc89ef62ce7 194 IMPORT SystemInit
emilmont 10:3bc89ef62ce7 195 IMPORT __main
emilmont 10:3bc89ef62ce7 196 LDR R0, =SystemInit
emilmont 10:3bc89ef62ce7 197 MOV LR, PC
emilmont 10:3bc89ef62ce7 198 BX R0
emilmont 10:3bc89ef62ce7 199 LDR R0, =__main
emilmont 10:3bc89ef62ce7 200 BX R0
emilmont 10:3bc89ef62ce7 201 ENDP
emilmont 10:3bc89ef62ce7 202
emilmont 10:3bc89ef62ce7 203 __mbed_reset
emilmont 10:3bc89ef62ce7 204
emilmont 10:3bc89ef62ce7 205 ;
emilmont 10:3bc89ef62ce7 206
emilmont 10:3bc89ef62ce7 207 LDR R0, =(0x40000000 + 0x8000)
emilmont 10:3bc89ef62ce7 208
emilmont 10:3bc89ef62ce7 209 ;
emilmont 10:3bc89ef62ce7 210 MSR CPSR_c, #0x1B:OR:0x80:OR:0x40
emilmont 10:3bc89ef62ce7 211 MOV SP, R0
emilmont 10:3bc89ef62ce7 212 SUB R0, R0, #0x00000040
emilmont 10:3bc89ef62ce7 213
emilmont 10:3bc89ef62ce7 214 ;
emilmont 10:3bc89ef62ce7 215 MSR CPSR_c, #0x17:OR:0x80:OR:0x40
emilmont 10:3bc89ef62ce7 216 MOV SP, R0
emilmont 10:3bc89ef62ce7 217 SUB R0, R0, #0x00000040
emilmont 10:3bc89ef62ce7 218
emilmont 10:3bc89ef62ce7 219 ;
emilmont 10:3bc89ef62ce7 220 MSR CPSR_c, #0x11:OR:0x80:OR:0x40
emilmont 10:3bc89ef62ce7 221 MOV SP, R0
emilmont 10:3bc89ef62ce7 222 SUB R0, R0, #0x00000000
emilmont 10:3bc89ef62ce7 223
emilmont 10:3bc89ef62ce7 224 ;
emilmont 10:3bc89ef62ce7 225 MSR CPSR_c, #0x12:OR:0x80:OR:0x40
emilmont 10:3bc89ef62ce7 226 MOV SP, R0
emilmont 10:3bc89ef62ce7 227 SUB R0, R0, #0x00000040
emilmont 10:3bc89ef62ce7 228
emilmont 10:3bc89ef62ce7 229 ;
emilmont 10:3bc89ef62ce7 230 MSR CPSR_c, #0x13:OR:0x80:OR:0x40
emilmont 10:3bc89ef62ce7 231 MOV SP, R0
emilmont 10:3bc89ef62ce7 232 SUB R0, R0, #0x00000040
emilmont 10:3bc89ef62ce7 233
emilmont 10:3bc89ef62ce7 234 ;
emilmont 10:3bc89ef62ce7 235 MSR CPSR_c, #0x10
emilmont 10:3bc89ef62ce7 236 MOV SP, R0
emilmont 10:3bc89ef62ce7 237
emilmont 10:3bc89ef62ce7 238 ;
emilmont 10:3bc89ef62ce7 239 LDR R0, =__mbed_init_realmonitor
emilmont 10:3bc89ef62ce7 240 MOV LR, PC
emilmont 10:3bc89ef62ce7 241 BX R0
emilmont 10:3bc89ef62ce7 242
emilmont 10:3bc89ef62ce7 243 ;
emilmont 10:3bc89ef62ce7 244 LDR R0, =Reset_Handler
emilmont 10:3bc89ef62ce7 245 BX R0
emilmont 10:3bc89ef62ce7 246
emilmont 10:3bc89ef62ce7 247
emilmont 10:3bc89ef62ce7 248 END